JK yazbozu. Çalışma prensibi, fonksiyonel şemalar, doğruluk tabloları

Tetik, temel bir dijital otomatik makine. İki istikrar devleti vardır. Bunlardan birine "1" değeri, diğeri - "0" atanır.

Aşağıdaki cihaz türleri, mantıksal bağlantıları uygulama yöntemine göre ayırt edilir: JK flip-flop, RS flip-flop, T flip-flop, D flip-flop , vs.

Tartışmamızın konusu bugün otomatik makinelerdir JK. RS-Flip-Flop'lar için yasaklanan bilgilere girildiğinde onlarda depolanan bilgileri ters çevirdiği için RS-cihazlarından farklıdırlar.

Dikkatinize, JK tetikleyicisinin çalışmasını tanımlayan geçiş tablosunu sunuyoruz. Carnot Cata'yı en aza indirirken, dikkate alınan cihazın karakteristik denklemi türetilir: Q (t + 1) = K't Qt V Jt Q't.

Tabloda, cihazın durumunun yalnızca J ve K girişindeki bilgi değerleriyle değil, aynı zamanda önceden JK tetikleyicisini belirleyen Qt çıkışındaki durumla da belirlendiği gösterilmektedir. Bu, RS gibi iki aşamalı otomata bu tür aygıtların işlevsel diyagramlarını oluşturmanızı sağlar. JK-cihazları senkron ve asenkron.

Bir iki aşamalı RS senkronize tipi cihazdan bir JK flip-flopu tasarlamak için iki aşamalı bir RS'nin çıkışlarının geri besleme bağlantılarını birinci aşamadaki mantık elemanlarının girişlerine bağlaması gerekir.

JK tetikleyicisinin çalışma prensibi: sıfır seviyesi cihazın bilgi girdilerine (J ve K) uygulanırsa, birlik düzeyi NAND elemanlarının (1 ve 2) çıkışında ayarlanır ve JK-tetikleyici durumu muhafaza eder. Örneğin, Q, mantıksal sıfıra, Q 'da mantıksal birime eşit olacaktır. Bu durumda, mantıksal olana eşit olan J ve C sinyallerinin girilmesi durumunda, AND-HE1 elemanının girişinde bir mantık sıfır ve buna göre, ilk T-flip-flop girişindeki mantıksal birim seviyesi ayarlanır. Senkronizasyon sinyali (C sıfır olduğunda) kaldırıldığında, AND = HE3 çıktısından gelen mantıksal sıfır seviyesinin T tipi cihazın durumu ikinci T-flip-flop girişine iletilir. Sonuç olarak, JK flip-flop, mantıksal birim durumuna geçer (bu durumda, Q, bir eşittir ve Q 'sıfırdır). Şimdi, mantıksal bir değere eşit bir sinyal tetik girişine (K ve C) beslenirse, AND-HE2 elemanının çıkışında mantıksal sıfır ilk T geçmeli flopu sıfır durumuna ayarlar. Senkronizasyon sinyalini AND-HE4 öğesinin çıkışından çıkardıktan sonra, mantıksal sıfır ikinci T tipi makinenin girişine iletilir ve JK tetikleyici mantıksal sıfır durumuna geçirilir.

Karmaşık mantık devrelerini tasarlarken, farklı tipteki cihazlara ihtiyaç duyulmaktadır. Bu nedenle, çeşitli çalışma modları ve modifikasyonlarda kullanılabilen evrensel bir cihaz üretmek daha karlıdır. Entegre devre teknolojisinde senkron D ve JK tetikleyicileri en çok kullanılır. Elektronik bilgisayarlarda, J, K ve ek montaj R, S girişli dijital JK tipi makineler yaygın olarak kullanılmaktadır. Her grup, mantıksal yetenekleri ve JK tetikleyicisini genişletmeye olanak sağlayan bağlaçlarla birleştirilir.

Bu tip otomatik cihazlar, sayaçları tasarlarken (sayılan sinyaller sayısını kodlayan hesaplayan ve depolayan bir bilgisayar düğümü) kullanışlıdır. Örneğin, fotoğraf JK tetikleyicileri üzerinde bir sayaç gösteriyor. Paralel aktarımlı ikili sayaçların yapısal organizasyonu, yerleşik mantık öğeleri olan JK tip cihazlara kurulursa, basitleştirilir.

Ayrıca, böyle tetikleyiciler vardiya kayıtlarının yapımında uygulama bulmuşlardır.

Kaydırma kayıtları, kontrol sinyallerine bağlı olarak kayıtta sağa ve sola ikili bilgi taşıyan düğümlerdir.